Register Geser Terkendali

REGISTER GESER TERKENDALI

                Sebuah register geser terkendali (controlled shift register) mempunyai masukan - masukan kendali, yang mengatur operasi rangkaian pada pulsa pandetak yang berikutnya.

1.    Pengisian Peralel

Rangkaian register geser dapat megisikan semua bit X secara langsung ke dalam flip-flop, sama seperti register buffer. Cara pemasukan data seperti ini disebut pengisian paralel atau serentak (parallel or broadside loading). Dan data yang banyak hanya dibutuhkan satu pulsa pendetakan untuk menyimpan data - data tersebut.

1.       Di saat LOAD dan SHL rendah, maka keluaran NOR akan jadi tinggi lalu keluaran - keluaran flip - flop akan mengmengumpan kembali masukan -  masukan datanya. Data tersimpan dalam masing - masing flip-flop dengan aman ketika menerima tepi-tepi positif dari pulsa detak.

2.     Apabila LAOD rendah dan SHL tinggi,rangkaian akan bertindak sebagai register kiri (Register Seri), yaitu data/nilai  di masukan dari Din dan untuk nilai kedua melalui Din juga dan nilai pertama akan bergeser kearah kiri. Dan nilai selanjutnya sama dengan nilai pertama dan kedua, sampai semua bit terisi. Jadi pengisian di lakukan satu – persatu.

3.     LAOD tinggi dan SHL rendah, rangkaian berfungsi sebagai register buffer karena semua bit X akan mamasuki flip-flop untuk pengisian parallel secara serentak. Yaitu

a)     ketika LOAD rendah maka nilai Q = TETAP

nilai LOAD masuk ke AND dan nilai keluarannya masuk lagi ke OR ,dan tergantung dari clk nya jika nilainya tinggi Q0 maka niali D0 nya ikut tinggi

b)    ketika LOAD tinggi maka nilai Q = X 

nilai LOAD masuk ke AND dan nilai keluarannya masuk lagi ke OR,ketika nilai dari AND nilainya sama dengan nilai X.

Contoh : 1101 = X3 X2 X1 X0

c)     LOAD dan SHL tidak boleh tinggi serentak, kerena dua ragam operasi yang berbeda tidak mungkin dilaksanakan dengan sinyal detak tunggal.